# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-124657

T-833

(43)Date of publication of application: 15.05.1998

(51)Int.Cl.

G06T 1/60

G06F 12/06

(21)Application number: 08-274526

(71)Applicant : OKI ELECTRIC IND GO LTD

(72)Inventor: YOSHIDA TAKAYOSHI

# (54) PARALLEL WRITING MEMORY AND PARALLEL WRITING MEMORY SYSTEM


## (57) Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To improve processing capacity by simultaneously writing the picture data of segments to be processed by respective processing means in N different storing areas of an image data storing means in parallel by N processing means at maximum in a segment data writing processing means (span processor).

17.10.1996

SOLUTION: Eight span processors 12 and eight RAM blocks 11 connected to one distributor 13 are stored in one memory element to miniaturize the constitution. Eight horizontal segments (spans) at maximum can be developed to pixels in parallel. Namely eight pixels at maximum in one clock are transferred through the distributor 13 and written in the RAM blocks 11. A transferred destination determining circuit 15 sequentially selects one span processor 12 generating no waiting time to execute the transfer of span data. Thereby performance reduction due to waiting time can be removed and control can be simplified by immediately starting the writing operation of the span processor 12.



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-124657

(43)公開日 平成10年(1998) 5月15日

(51) Jnt.Cl.		識別記号	FΙ	
GOST	1/60		G06F 15/64	450A
GOBF	12/06	<b>5 2 5</b>	12/06	525A

# 審控節求 未確求 商求項の数3 OL (全 11 頁)


(21)出願番号	特顯平8-274526	(71) 出題人 000000295 沖鼠気工業株式会社
(22)出頭日	平成8年(1996)10月17日	東京都港区虎ノ門1丁目7番12号 (72)発明者 吉田 隆養 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
		(74)代理人 弁理士 工膳 宜幸

# (54) 【発明の名称】 並列書込メモリ及び並列書込メモリシステム

# (57)【嬰約】

【課題】 回路規模が非常に大きい上に、多くのパラメ 一タを処理上必要とするためデータ転送に時間を要した り、処理が効率的でなかった。

【解決手段】 短形画像領域上の各画素を、用意された 記憶領域の個数Nを法とした複数の剩余類に分類し、各 類の画素に対応する記憶領域を設定すると共に、これら 記憶領域に1対1に対応する個数の処理手段を用意し、 これらの間の接続関係を1クロックづつシフトさせるこ とにする。これにより、最大N個の処理手段が同時並列 的に互いに異なる記憶領域に対して囲素データの否込を 実行することができる。すなわち、各処理手段にそれぞ れ別の線分の否込を指示しておけば、同時に最大でN個 の線分を否込処理できるようになる。



(2)

1911- - -

#### 「特許調求の範囲】

【討求項1】 x方向に対する画素数がL×N(Lは整数、Nは2の緊棄数)で与えられ、かつ、y方向に対する画素数がM(Mは2の累棄数)で与えられる短形画像領域の各画素の画像データの記憶に用いられる並列書込メモリにおいて、

From-PILLSBURY WINTHROP SHAW PITTMAN LLP

N個ある記憶領域のうち第 j 番目 ( j は 0 から N ー 1 までの整数)の記憶領域には、上記矩形画像領域を構成する画素集合のうち、x 方向の應標がx h × N + j ( x h は 0 から L ー 1 までの整数)で与えられる画素集合についての画案データを記憶する画像データ記憶手段と、上記矩形画像領域上に引く線分の始点座標(x、y 1)(y 1 は 0 から M ー 1 までの整数)、x 方向の長され(n は 1 から L × N までの整数)、 四素値 p を定義する線分データ(x、y 1、n、p)を入力し保存する線分データ保持手段と、

N個の処理手段を有し、各処理手段はそれぞれ、上記線分データ保持手段から上記線分データのうちェ方向の始点座標xを、当該座標xをNを法としてxh×N+xl (xlは0からN-lまでの整数)と表したときの掛け 20数xh に置き換えてなる処型データが入力されたとき、上記N個の記憶領域のうち速続するn個の記憶領域のいずれにも、アドレス(xh、yl)と画素値pのそれぞれをnクロックに亘って転送する線分データ書込の理手段と、

各入力が上記N個の処理手段の各出力に接続されると共に、各出力が上記N個の記憶領域に接続され、上記N個の処理手段と上記N個の記憶領域とを1対1に接続させたままの状態で当該接続関係を巡回的にシフトさせることにより、ある処理手段に接続されることになる記憶領域を1クロックづつシフトさせるN入力N出力の接続切録手段と

上記記憶領域と上記処理手段とを接続する際のシフト係を与えるカウント値xcと、上記x方向の始点座標xをNを法としてxh ×N+x1と表したときの刺余x1との差分に基づいて、上記線分データ保持手段に上記線分データ告込処理部への転送に備えて行機されている処理データの転送先となる処理手段を決定する転送先決定手段とを備えることを特徴とする並列否込メモリ。

【請求項2】 上記転送先決定手段は、上記カウント値 40 xc と上記剰余x1との意分に基づいて決定した転送先 の処理手段が既に他の線分の背込み動作に使用されている場合、当該処理データの転送先となる処理手段を、上記接続切替手段による接続関係のシフトに応じて再設定 することを特徴とする請求項1に記載の並列表込メモリ。

【請求項3】 x方向に対する画素数が $L \times N$ (L は整数、N は L の累乗数)で与えられ、かつ、L かつ、L がつい、L がつい、L がつい、L がつい。L がつい。L がつい。L がつい。L がつい。L がつい。L がつい。L がいる一点のに使います。 なれた画像データを集積した後、L の L では、L の L の L では、L の L の L では、L の L では、L の L

られる並列者込メモリシスチムにおいて、 K個の請求項1に記載の並列召込メモリと、

上記K個の請求項1に記載の並列書込メモリぞれぞれに 並列接続されると共に、上記矩形画像領域上に引く線分 の始点座標(x、y)、x方向の長さn(nは1からL ×Nまでの整数)、画素値pを定義する線分データ (x、y、n、p)を入力し保持する外部級分データ保

上記始点座標(x、y)の座標 y に基づいて、当該線分 データの転送先となる並列 ぶ込メモリを決定する外部転 送先決定手段と、

上記外部線分データ保持手段と上記K個の並列書込メモリ間でなされる線分データの転送を制御する転送制御手段とを備えることを特徴とする並列書込メモリシステム。

#### 【発明の詳細な説明】

[0001]

特争段と、

【発明の属する技術分野】本発明は並列也込メモリ及び 並列改込メモリシステムに関し、例えば、複数の記憶領 域に対する画像データの書込処理を並列処理するものに 適用し得る。

[0002]

【従来の技術】

文献: 特公平1-46914号(図形表示用マルチプロセッサ)

図2に、上記文献に示されている並列プロセッサの構成 図を示す。このプロセッサは、多数のポリゴン(多角形)から構成される3次元叫像をCRT上に高速表示させるためマルチプロセッサ構成をとる。すなわち、1台のホストプロセッサ1と、m台のポリゴンプロセッサ2と、M×n台のスパンプロセッサと、M×N台のピクセルプロセッサ6とからなる。

【0004】ここで、M×N台のピクセルプロセッサPP11~PPMは、全体として1両而分の画像データを記憶し得るようになっており、名々のピクセルプロセッサPPにおいては、図3で丸印で示すように、飛び飛びの両来を分担して生成するようになっている。なお、ビデオ発生器7は、ピクセルプロセッサPPに分散して発生された画像データを集積した後、CRT8に表示する。【0005】またここで、各プロセッサ間の接続に用い

特別平10-124657

(3)

3

に、並列シフタ(ローテータ)A、シフトカウンタB及 びビットカウンタCでなり、母大mチャネルの並列転送 を行ない得る構成となっている。なお、並列シフタA は、シフトカウンタBが一定の値を保っている間、各チ ャンネルから入力される---定ビット数のデータを並列に 転送する。ここで、このビット数は同図のビットカウン タCを用いてカウントされ、 1 回の並列転送が終了した とき、シフトカウンタBの値が1だけ増加される。かく して、入出力対応関係がシフトされ、次の並列転送に移 るようになっている。

【0006】従って、かかる構成からなる並列プロセッ サでは次の動作が実行される。まず、ホストプロセッサ 1 で発生されたボリゴンデータが、ポリゴンプロセッサ (CP) 2で複数の水平線分データ (スパンデータ) に 分けられた後、デストリビュータ3によって、そのスパ ンデータのy座標をMで除した剰余の示す行き先に順次 **転送される。このスパンデータは、スパンプロセッサ** (SP) 4により水平方向に連続する画素データに分解 され、デストリビュータ5によってそのx座標をNで除 した刺余の示す行き先のピクセルプロセッサ(PP)6 zo に順次転送される。このように、スパンデータ又は画案 データの発生速度に合わせて、デストリビュータの対応 関係をシフトしていけば並列プロセッサが効率良く作動

## [0007]

【発明が解決しようとする課題】しかしながら、以上述 べた構成の並列プロセッサでは、以下に示すような間題 点があった。

【0008】まず、第1に、デストリビュータを始めと して、多数のプロセッサやメモリを個別部品で構成する ことを想定しているため、回路規模が大規模にならざる を得ず、このような並列プロセッサの実現は実際のとこ る困難であるという点である。

【0009】第2に、デストリビュータで転送されるス パンデータや両素データには、3次元画像表示のため に、x、y、z、r、g、b等の多くのデータが含まれ るので、転送のために時間を要し性能が不十分となる問 類があった。

【0010】第3に、デストリビュータ3とバス10を 涌して転送されたスパンデータは l 本のパスに継るn 個 のスパンプロセッサ (SP) 4のいずれか 1 つの空をス パンプロセッサ(SP)4に転送されることになるが、 不適当なスパンプロセッサ(SP)に転送されると、ピ クセルプロセッサ(PP)6への画案データの転送が開 始されるまでに、デストリビュータが最大1回転する期 間だけ待っていなければならず、性能低下を招いてい た。

### [0011]

#### [課題を解決するための手段]

(A) かかる課題を解決するため第1の発明において

は、x方向に対する画蒸数がL×N(Lは整数、Nは2 の累乗数)で与えられ、かつ、y方向に対する画素数が M(Mは2の光乗数)で与えられる矩形画像領域の各画 紫の画像データの記憶に用いられる並列||本込メモリにお いて、以下の手段を備えたことを特徴とする。

【0012】すなわち、(1) N個ある記憶領域のうち第 j 番!| (j は 0 から N ー 1 までの整数)の記憶領域に は、矩形画像領域を構成する画素集合のうち、x方向の 座標がxh×N+j(xhは0からL−lまでの整数) で与えられる画素集合についての画素データを記憶する 画像データ記憶手段と、(2) 矩形画像領域上に引く線分 の始点廃標(x、yI)(y I はOからMーIまでの整 数)、x方向の長さn(πは1からL×Nまでの整 数)、阿素値 p を定義する線分データ(x 、y l 、n、 p) を入力し保持する線分データ保持手段と、(3) N個 の処理手段を有し、各処理手段はそれぞれ、線分データ 保持手段から線分データのうちx方向の始点座標xを、 当該座標xをNを法としてxh ×N+x1 (x)はOか らN-1までの整数)と表したときの掛け数×h に置 き換えてなる処理データが入力されたとき、N個の記憶 領域のうち連続するn個の記憶領域のいずれにも、アド レス(xh 、yl )と両素値pのそれぞれをnクロッ クに亘って転送する線分データむ込処理手段と、(4) 各 入力がN個の処理手段の各出力に接続されると共に、各 出力がN個の記憶領域に接続され、N個の処理手段とN 個の記憶領域とを 1 対 1 に接続させたままの状態で当該 接続関係を巡回的にシフトさせることにより、ある処理 手段に接続されることになる記憶領域を1クロックづつ シフトさせるN入力N出力の接続切替手段と、(5) 記憶 領域と処理手段とを接続する際のシフト量を与えるカウ ント値xcと、x方向の始点座標xをNを法としてxh ×N+x1と表したときの剩余x1との差分に基づい て、線分データ保持手段に線分データ書込処理部への転 送に備えて待機されている処理データの転送先となる処 **興手段を決定する転送先決定手段とを備えることを特徴** とする。

【0013】以上のように構成したことにより、本発明 においては、線分データ告込処理手段における最大N個 の処理手段が、同時並列的に、画像データ記憶手段にお ける異なるN個の記憶領域に対しておのおのが処理対象 とする線分の回像データを出き込み処理することができ

【〇〇14】(B)また、第2の発明においては、×方 向に対する両素数がL×N(Lは整数、Nは2の累乘 数) で与えられ、かつ、y方向に対する画素数がR×M (Rは整数、Mは2の娯乗数)で与えられる矩形画像領 域の各面素の画像データの記憶に用いられる並列各込メ モリシステムにおいて、以下の手段を備えたことを特徴 とする。

【0015】すなわち、(1) K例の前求項1に記載の並

特開平10-124657

(4)

列書込メモリと、(2) K個の部求項1に記載の並列書込メモリそれぞれに並列接続されると共に、矩形画像領域上に引く線分の始点座標(x、y)、x方向の長さn(nは1からL×Nまでの整数)、画案値pを定義する線分データ(x、y、n、p)を入力し保持する外部線分データ保持手段と、(3)始点座標(x、y)の座標yに基づいて、当該線分データの転送先となる並列群込メモリを決定する外部転送先決定手段と、(4)外部線分データ保持手段とK個の並列書込メモリ間でなされる線分データの転送を制御する転送制御手段とを備えることを10 株物とする。

5

【0016】以上のように構成したことにより、本発明においては、最大X個の並列者込メモリで、各線分データ部込処理手段の最大N個の処理手段が、同時並列的に、各画像データ記憶手段における異なるN個の記憶領域に対しておのおのが処理対象とする線分の画像データを書き込み処理することができる。

[0017]

【発明の実施の形態】

(A) 第1の実施形態

以下、本発明の第1の実施形態を図面を参照しながら説明する。なお、第1の実施形態は、画像データ処理用の並列を込メモリに関するものである。

【0018】(A-1)第1の実施形態の構成 図1は、第1の実施形態に係る並列書込メモリの構成例 を示す機能ブロック図である。この並列書込メモリは、 8個(RAMブロック0~RAMブロック7)のRAM ブロック11(請求項1における両像データ記憶手段の 各記憶領域)と、8個(SPO~SP7)のスパンプロセツサ12(請求1項における線分データ素込処理手段 の各処理手段)と、デステリビュータ13(請求項1における接続切皆手段)と、シフトカウンタ14(請求項1における振送先決定手段)と、転送先決定回路15(請求項1における転送先決定手段)と、スパンデータバッファ16(請求項1における報分データ保持手段)とからなり、回路全体が1個のメモリ素子(LSI)内に収納されている。

【0019】ここで、8個のRAMブロック11は、画像データの並列沿き込みの対象となるメモリであり、それぞれ、8個のRAMブロック全体が担当する矩形領域 40のうち一部領域を排他的に分担する構成になっている。なお、これら8個のRAMブロック11の各出力竭は外部端子SAPに接続されている。ここで、外部端子SAPはシリアルボートでなり、1画素単位での読み書きやCRTへの表示のために使用されるアドレス線やデータ線でなる。

【0020】8個のスパンプロセッサ12は、それぞ 以上の構成を れ、自機に入力された水平線分(連続するn個の画素を む込動作を説 一定画素値pで塗りつぶすものであって、以下、スパン 【0028】 という)の画素値pを、その器を込み開始ブロックから 50 との対応関係

連続する n 個(開始プロックを含む)のプロックに対し て転送する回路である。

【0021】デストリビュータ13は、8入力8出力の 巡回桁移動器であり、シフトカウンタ(xc)14の指 示に従い、8個のRAMプロック11と8個のスパンプ ロセッサ12とを常時1対1で接続する回路である。

【0022】シフトカウンタ(xc)14は、シフト数を3ビットで与えるカウンタであり、発生されたシフト数をデストリピュータ13及び転送先決定回路15に与えることにより適切な接続先と転送先を決定するように動作する。なお、当該シフトカウンタ(xc)14は、外部入力されるクロック信号CLKによって基づいて常時カウントアップ動作している。ここで、クロック信号CLKは、並列書込メモリ全体のシステムクロックとしても機能する。

【0023】転送先決定回路15は、スパンデータの転 送先を決定する回路であり、その転送先は、シフトカウ ンタ (xc) から与えられるシフト数と各スパンプロセ ッサー2から与えられる動作情報に基づいて決定する。 なお、転送先決定回路15の内部状態は外部出力信号R DYによって外部に知らせられるようになっている。 【0024】スパンデータバッファ16は、アドレスバ ッファ16Aと、スパン長バッファ16Bと、ビクセル 値バッファ16Cの3つのバッファ部からなり、外部入 力端子Dから入力されるデータ(yl、xh、xl、 n、p) をそれぞれ対応するパッファ部に格納する構成 になっている。この実施形態では、外部入力端子Dへ入 力される31ピットのデータのうち、13ピットがアド レスパッファ16人に、10ピツトがスパン長パッファ 16Bに、8ビットをピクセルがバッファ16Cに格納 されるものとする。

【0025】なお、これらパッファ部への恋込みは、登込パルスであるWE入力信号により許可される。このWE入力信号は、転送先決定回路15にも入力され、スパンデータ(y1、xh、n、p)を外部から恋き込んだことを知らせる。また、スパンデータバッファ16は、保持されている28ビットのスパンデータ(y1、xh、n、p)をパス17を介して、前述した8個のスパンプロセッサ(SP)12に与えている。

【0026】以上が、並列咨込メモリの各部の構成である。なお、CRTへの表示方法や構成は、本実施形態とは直接関係しないので説明は省略している。また、以下の説明では、CRTへの表示のためのRAMブロックの読み出しと、デストリビュータ13側から描画するためのRAM哲き込みとは、競合しないものと仮定する。

【0027】(A-2)第1の実施形態の動作 以上の構成を有する並列書込メモリによる画素データの 書込動作を説明する。

【0028】(A-2-1)画像空間とRAMブロック との対応関係 (5)

特明平10-121657

7

From-PILLSBURY WINTHROP SHAW PITTMAN LLP

この実施形態では、並列な込メモリの生成する画像空間 (画面) が、図5に示すように、8行×1024列の画 素配列であるものとする。

【0029】従って、8個のRAMプロック0~7は、 これら8行×1024列で与えられる画素分の画像を分 担して記憶することになる。ここでは、RAMプロック l 1に付された通し番号がjであるとき、当該RAMブ ロック11」に、x 座標の下位3ビットの値(すなわ ち、x1)がjである画素の画素データを全て記憶する ようにする。例えば、RAMプロック110の場合は、 図5において白丸で示すように、x 座標が8の倍数であ る回素が分担画索となる。すなわち、x 座標を 8 を法と して分類したとき、同じ刺余類に属する画素データを分 相する。

[0030] なおここで、1 画素データは8ビットで与 えられるものとし、輝度义は色を指定するものとする。 また、3次元画像で使用される深度ュ値は含まれていな いものとする。

【0031】また画面サイズについては、水平方向(x 方向)の1024は画面の水平方向のフルサイズを表し ているが、巫武方向(y方向)は8行分しか占めていな いので、例えば、垂直方向が512行の画像を合成する には、図1の並列杏込メモリが64個必要になる。この 場合、1個の並列書込メモリが、画面上の連続する8行 を分担する場合だけでなく、速続しない8行分を分担す る場合もあり得るが、これらはシステムの仕様に属する 問題である。

【0032】このように、画面サイズが8行×1024 列であるとすると、8個のスパンプロセッサSP12 は、それぞれ、これら8行×1024列の画素からなる 矩形配列上に、自機が分担することになった任意の水平 線分 (スパン) を拙画するよう動作する。

【0033】以下では、水平線分(スパン)として、例 えば、図5において太枠で聞み斜線を施して示すよう に、各両素を一定の色と呼収で塗りつぶす場合について 説明する。このことは、yl=3の走査線上に位置する x=10からx=20まで連続するn=11個の全ての **画素に、画素値p=200を巻き込むことを意味する。** 【0034】図1の並列消込メモリで、この例に示すよ うな水平線分(スパン)を描画するには、アドレスパッ 40 ファ16Aにylー3、xh=l、xl=2を密き込む と共に、スパン長パツファ16mにn=11を沿き込 み、さらに、ピクセル値パッファ!6 Cにp=200を 恐き込めば良い。ここで、xh 及びx1 はそれぞれ、図 5に示す水平線分 (スパン) の端点のうち左端点のx座 標 (x=10)の上位7ピットと下位3ピットの値であ る。

【0035】 (A-2-2) 転送先決定回路 15による 転送先スパンプロセッサ12の決定

ファ16に書き込まれると、以後は、並列啓込メモリの 内部動作として、RAMブロック11への画案展開まで のシーケンスが実行される。

【0036】このRAMプロック11への得き込みは、 左端画索から右端画索まで順番に、1クロックにつき1 画素の速度で行われる。転送先決定回路15は、スパン データバッファ 1 6 に設定されたスパンデータの R A M プロック11への書き込みを直ちに開始できるように、 8個のスパンプロセッサ (SP) 12のどれに転送すべ きかを、左端点の×座標の下位3ピット×1 、及びシフ トカウンタ14の現在値 x r. に基づいて決定し、さらに その転送先となるスパンプロセッサ(SP)12がレデ ィ(rdy)状態にあることを確認した上で、そのスパ ンプロセッサ (SP) 12にライトエネーブル(we) 信号を出すことによってスパンプロセッサ(SP)12 への転送を行なう。

【0037】この転送先決定回路15による転送先スパ ンプロセッサ (SP) 12の決定方法を、図6を用いて 説明する。ここでは、転送先スパンプロセッサ(SP) 12の番号をiとする。またこのとき、シフトカウンタ 1 4の現在値をxc とする。このとき、デストリビュー タ I 3 は、転送先スパンプロセッサ(SPi) I 2 に対 応する入力ポートiを、これを右にxc ポジションだけ 巡回的にシフトさせた i + x c の位置の出力ポート j に 接続させている。

[0038] ところで、スパンプロセッサ(SPi)1 2にスパンデータを転送するものとすると、実際の恐き 込みは、その次のクロック期間に左端点の画素データか ら開始されるので、実際に書き込みが開始される時点で は、シフトカウンタ 1 4 のカウント値 x c の値は 1 だけ 増加したxc +1になっていると共に、そのときの入力 ポート | は i + x c + 1 の出力ポート j + 1 に接続され ることになる。このとき、接続先が目標とする番号x1 のRAMプロック11に一致していなければならないの で、xl = i + xc + lとならなければならない。従っ て、転送先スパンプロセッサ (SP) 12は、i=x1 ー xc ー 1 によって与えられる位置でなければならな い。なお、以上述べた加減算は全て8を法とする加減算 である。

【0039】このようにして求めた転送先スパンプロセ ッサ (SPi) 12がレディ (rdy) 状態にない場合 には(すなわち、他のスパンデータの密を込みに使用中 である場合には)、そのクロック別間では求められたス パンプロセッサ(SPi)12への転送を行なわず、次 のクロック期間で新たに正しい転送先を収め直す。ここ で、新たな転送先スパンプロセッサ(SP)12は、前 回の転送先SPの左隣りのスパンプロセッサ(SPi-1) 12である。これは図6で説明すると、回標RAM ブロックの位置xlが周定された状態で、転送先スパン このように、スパンデータが外部からスパンデータバッ ø プロセッサ(SP)の位置がシフトカウンタ x c のカウ

\*\*

ントアップと共に左方に1ポジションづつ移動されて行くことで理解される。こうして、1クロックに1個づつスパンプロセッサ(SP)のレディ(rdy)状態をスパンプロセッサ(SP) 番号が減少する方向にチェックして行き、最初にrdy=1を出したスパンプロセッサ(SP)にスパンデータを転送する。

From-PILLSBURY WINTHROP SHAW PITTMAN LLP

【0040】次に、かかる動作を実行する転送先決定回路15の内部構成を図7を用いて説明する。転送先決定回路15は、スパンデータバッファ16から入力される下位アドレス×1(ブロック番号に対応)とシフトカウンタ14から与えられるカウント値×cの値から、前述した×1-×c-1の値を算出するため、カウント値×cの各ピットをインバータ15Aで反転して-×c-1を求める。次に、転送先決定回路15は、加算器15Bにおいて、この値(-×c-1)に下位アドレス×1を加えることにより前述の式を得、これをデコーダ15Dに通して8ピットパターンに変換する。

【0041】このとき、デコーダ15Dからは、その出力番号i=x1-xc-1のみが1で他は全て0になる。そして、これらデコーダ出力の各々について、対応するスパンプロセッサ(SP)12の動作状態を示すrdy信号(rdyi:i=0~7の整数)との論理額が個別のANDゲート15Eによって取られ、その結果がライトエネーブル(we)信号(wei:i=0~7の整数)として各スパンプロセッサ(SPi)12に返される。従って、上述のように求めたi=x1-xc-1番目のスパンプロセッサ(SP)12がrdy=1の状態にあれば、そのスパンプロセッサ(SP)のみにスパンデータが転送されることになる。

【0042】ところで、以上の動作は、外部入力信号であるWE入力信号によって起動される。すなわち、WE入力信号によって、フリップフロップ(FF)15Cが「1」にセットされると、このフリップフロップ(FF)15Cは、RDY信号を論理「0」とし、デューダ15Dをエネーブルにする。そして、転送先スパンプロセッサ(SP)12がrdy状態にあれば、そのスパンプロセッサ(SP)にWe信号を送るのである。このように、スパンプロセッサ(SP)12への転送は8入力論理和ゲート15Gにより検出され、フリップフロップ(FF)15Cのリセットに使用される。すなわち、いずれかのスパンプロセッサ(SP)にライトエネーブル(We)信号が出力されると、フリップフロップ(FF)がリセットされ、RDY=1の状態に戻る。

【0043】なお、転送先に選んだスパンプロセッサ (SP)がrdy状態になければ、前述したように、次 のクロック期間を行つ。次のクロック期間では、カウン タuxcの入力値が1だけ増加するので、i=x1-x-1を1だけ減少させた番号で特定されるスパンプロセッサ (<math>SP) 12が選ばれる。因みに、も31つのデコーダ157 は、各スパンプロセッサ (SP) が動作中 50

に上位アドレス x h をカウントアップすべき時点を知らせる c u p 信号を生成するのに用いられる。

【0044】 (A-2-3) スパンデータの転送を受けたスパンプロセッサの内部動作

図8は、1 個のスパンプロセツサ (SP!) 12の内部 構成と、デストリビュータ13を介して接続されるR A Mプロック (RAMj) 11との信号線の対応を示した 図である。スパンプロセッサ (SP!) 12は、パス17から28ビットのスパンデータ (y1、xh、n、p) が入力されると、wc信号により指示されたタイミングで、アドレス10ビットをy1パッファ12A及びxhカウンタ12Bに、スパン長10ビットをnカウンタ12Cに、ピクセル値8ビットをpバッファ12Eに 同時に告き込む。

【0045】このとき、rdyフリップフロップ(FF)12Dは論理「1」から「0」にリセットされ、以後のデータ受け入れを禁止する。なお、デストリピュータ13で送られるのは、これらスパンデータのうちり1、xh、pの値と、rdy信号の計19ビットである。なお、スパンプロセッサ(SPi)12が動作中はrdy=0であるから、これをRAMブロック」の書き込み許可信号(負論理)として使用する。ここで、RAMブロック」は1024ワード×8ビットで、アドレスはy1、xhの値で、データはpの値で指定する。

【0046】ところで、前述したように、we信号によ りデータを受けた次のクロック期間から連続する n クロ ックを要して、引き続くn個のRAMブロックに1画素 づつ順次転送されるが、データの行き先はデストリビュ **一タ13が決めるのでスパンプロセッサ(SP)l2は** 関知しなくて良い。また、RAMブロックjもデータを 受動的に書き込むだけであるから、制御回路は単純なも ので良い。ただし、書き込みエネーブルパルスはデスト リビュータ13の遅延を考慮して正しく作る必要があ る。図8の場合、シリアルアクセスポートSAPは、R AMプロックjの第2ポートに接続されている。スパン プロセッサ (SP) 12がRAMブロックjへの浮き込 み動作中は、nカウン12Cは、ダウンカウンタとして 動作し、nクロック後に「0」になった時に、rdyフ リップフロップ (FF) 12Dをセットして、RAMブ ロック 1 1 への書き込み動作を終了する。

【0047】なお、xh カウンタ128は、x座標の上位7ビットを与えるものであるから、x座標の下位3ビット、すなわち行き先RAMブロック番号が7から0に変わる時にカウントアップさせる必要がある。ここで、スパンプロセッサ(SPi)がRAMブロック11に接続されるのは、xc=7-1の時点であるから、図7で、カウンタ値xcを、インパータ15Aとデコーダ15Eを通してcupi信号を生成し、これを各スパンプロセッサ(SPi)12に送り、スパンプロセッサ(SPi)12に送り、スパンプロセッサ(SPi)12がRAM消を込み動作中ならば、その上位ア

(7)

特別平10-124657

ドレスxh をカウントアップする。

【0048】 (A-3) 第1の実施形態の効果 以上のように、第1の実施形態における並列書込メモリ によれば、1個のデストリビュータ13に接続された8 個のスパンプロセッサ12と8個のRAMブロック11 を全て1個のメモリ案子中に収納しただけの構成で良い ので、従来に比してそのシステム構成を格段に小型化す ることができる。

【〇〇49】また、第1の実施形態における並列否込メ **國素展開できる、すなわち、1クロックで最大8画素を** デストリビュータ13を通して転送し、R A M プロック 1.1に書き込むことができるので、例えば、当該並列書 込メモリを、20MHzのクロックで動作させれば、毎 秒1.6億ピクセルの表示性能を実現できる。

【0050】また、転送先決定回路15は、待ち時間を 生じないようなスパンプロセッサ12を逐次1つ選択し てスパンデータの転送を実行するので、待ち時間による 性能低下がなく、しかも、スパンプロセッサ12も直ち に書き込み動作を開始すれば良いので制御が簡単であ る。従って、並列忠込メモリ内部のスパンプロセッサ1 2及びRAMプロック11の個数を増しても、外部端子 数を増加することなく、性能を容易に増大させることが

【0051】(8)第2の実施形態

以下、本発明の第2の実施形態を図面を参照しながら説 明する。この第2の実施形態も、両級データ処理用の並 列也込メモリに関するものである。

【0052】(B-1)第2の実施形態の構成 図9は、第2の実施形態に係る並列密込メモリシステム の構成例を示す機能ブロック図である。この並列書込メ モリシステムは、第1の実施形態の並列部込メモリ(図 中、PWM 0~PWM 6 3 で示す) 1 8 を 6 4 個使用す ることにより形成されるシステムであり、全体としてし 両而分の迦案データを信号処理するようになっている。

【0053】従って、この並列街込メモリシステムは、 6.4個の並列咨込メモリ1.8の他、これらを駆動する各 種プロックによって構成されている。すなわち、並列杏 込メモリ18に与えるスパンデータを保持する外部スパ ンデータバッファ19と、スパンデータを転送する対象 40 となる並列書込メモリ18を指定する転送先指定バッフ ァ20と、む込エネーブル信号(HWE)入力用フリッ プフロップ21と、インバータ22と、デコーダ23 と、64個のアンドゲート24と、オアゲート25とで なる。

【0054】まず、外部スパンデータバッファし9は、 入力データ端子HDから入力される37ビットのデータ のうち並列書込メモリ18に書き込む31ピットのデー タを入力するバッファである。この31ビットの内容 は、第1の実施形態で説明したものと同じであり、これ 50 その阿孝データの否込動作を説明する。なお、この実施

らは、64個全ての並列書込メモリ18に対して並列に

12

入力される。 【0055】転送先指定パツファ(yh )20は、入力 された37ピットのうち残り6ピットを入力するバッフ ァである。ここで、y方向上位アドレスyh は、当該デ 一タと同時に入力されるスパンデータが、64個ある並 列出込メモリ18のうちいずれに対するものかを表すデ 一タである。なお、これらバッファ 1 9 及び 2 0 へのデ **ータの書き込みは、否込エネーブル端子に入力される習** そりによれば、最大8個の水平線分(スパン)を並列に 10 込エネーブル信号(HWE)のパルスによって同時に設 定される。

> [0056] デコーダ23は、転送先指定パッファ20 から入力される6ピットのアドレスデータを64ピット のデータにデコードする手段である。ここで、デコーダ 23は、6ピットのアドレスデータによって指定された 並列書込メモリ18に対応する出力だけが「1」とな り、残る63ビットの出力が「0」となるようにデータ 変換する。

> 【0057】64個のアンドゲート25は、それぞれ が、デコーダ23から出力されるこれら64個の出力に 対応するゲートであり、各デコーダ出力とこれに対応す る並列認込メモリ18の内部状態信号(RDY信号)と の論理積を、並列賽込メモリ18のWE端子出力するよ うになっている。

【0058】オアゲート25は、64入力のオアゲート であり、64個あるアンドゲート21のいずれかより対 応する並列書込メモリ18にWE信号が出力されると、 その都度、フリップフロップ21をリセットするように 動作する。ここで、当該オアゲート25と、フリップフ ロップ21と、インバータ22は、転送制御回路として 動作する。

【0059】なお、シリアルアクセスポート(SAP) は、64個ある並列啓込メモリ18の内部RAMブロッ クにそれぞれ接続されており、画茶データを1画素単位 で読み書きしたり、CRTに表示するのに用いるアドレ ス及びデータからなる。ここで、このシリアルアクセス ポート (SAP) からCRTへの表示のためのRAM説 み出しと、ホストプロセッサ側からスパンを描画するた めのRAM書き込みは、疑合しないものと仮定する。こ **こで、RAMの競合を避ける手段としては、1回面が完** 成するまでCRTへの読み出しを行なわない方法や、1 クロック期間の前半をスパン描画に、後半をCRT読み 出しに使用する方法、2ポートRAMを使用する方法な どが考えられる。

【〇〇6〇】また、図中の否き込みエネーブル端子HW E、入力データ端子HD、HRDY端子は、それぞれ、 例えばホストプロセッサに接続されているものとする。 【0061】(B-2)第2の実施形態の勁作 以上の構成を有する並列書込メモリシステムについて、

(8)

特別平10-124657

13

形態では、並列書込メモリシステム全体の生成する画像空間(画面)が、図10に示すように、512行×1024 両素の画像配列であるものとし、これを8行づつ64個に分割した各領域の両素データを並列書込メモリ18のいずれかに記憶させるように動作する。

[0062] まず、スパンデータの入力から説明する。この並列部込メモリシステムは、入力データ端子HDから全画面(512行×1024 画素)のうち任意の水平線分(スパン)に対する画素データ(すなわち、スパンデータ)が入力されると、当該スパンデータのうち y 座 10 想の上位 6 ピット y h を転送先指定パッファ 20 に取り込み保持する。そして、当該上位 6 ピット y h によって指定される転送先がいずれの並列部込メモリ(PWMi)であるかデコーダ 23 においてデコードし決定する。

[0063] そして、並列也込メモリシステムは、外部スパンデータバッファ19に書き込まれている残り29ビットのスパンデータ(p、n、y1、xh、x1)を、転送先に決まった並列者込メモリ(PWMi)に対して転送し、これを第1の実施形態において説明したのと同様の方法で画案展開する。すなわち、スパンデータが転送された並列也込メモリ18は、それぞれ、図5に示したように、8行×1024画素のデータを、8個の内部RAMプロック11に分担することにより当該画案データを記憶するように動作する。

【0064】ところで、これら動作を起動するのは、書き込みエネーブル喘子HWEに入力されるHWE信号である。すなわち、当該HWE信号が入力され、むき込むべきスパンデータの入力があったことが知らされると、当該HWE信号によって各パッファ19及び20にスパンデータの取り込みが行われ、かつ、フリップフロップ(FF)21が「1」にセットされる。このように、フリップフロップ(FF)21がセットされると、動作中であることがHRDY=「0」として外部に知らせられると共に、デコーダ23がエネーブル状態になり、転送先がデコードされる。

【0065】ここで、y座標上位6ビットyhのデコード結果がkであり、その際、転送先に決定された並列群 込メモリPWMkが得き込み可能な状態(RDYk=1)にあれば即座に書き込みが開始され、反対に、書き 込み可能でない状態(RDYk=0)であれば書き込みができる状態になるまで出き込みが待機される。

【0066】いずれにしても、改き込みが開始されると、64入力論理和ゲート25の出力が「1」になり、フリップフロップ(FF)21のリセットが行われる。この結果、フリップフロップ(FF)の出力は「0」になり、外部に出力される信号は $HRDY = \GammaI$ 」になる。

【0067】 (B-3)第2の実施形態の効果 高い並列密込メモリを実現することができる。また、第以上のように、第2の実施形態に係る並列省込メモリシ 50 1の発明に係る並列也込メモリは、N個の記憶領域を行

ステムによれば、最大8個のスパンデータを並列的に両素展開できる並列普込メモリを64個を並列駆動させながら沿込動作を行うようにしたので、最大512個のスパンを並列に画像メモリに暫き込むことができる。従って、例えば20MHzのクロックで動作させれば毎秒100億ピクセルもの表示性能が得られる。これは2万フレーム/秒にあたり、実時間動画30フレーム/秒をはるかに越える性能である。

【0068】また、転送タイミングを制御する転送制御回路を、フリップフロップ21、インバータ22及びオアゲート25といった簡単な回路構成で構成でき、しかもこれらは効率良く動作するので、多数のメモリ素子を接続する場合にも従来のようにプロセッサ間のタイミング制御等を必要とせず、格段に性能の高い並列部込メモリシステムを実現することができる。

【OO69】(C)他の実施形態

(C-1) なお、上述の第1及び第2の実施形態においては、画像データの一般的な書込み例について述べたが、本発明は、ランレングス形式で符合化されたアニメーション画像データから画像を再生するのに特に適している。例えば、上述の実施形態の桁成に対し、ピクセル値pとスパン長nの対(p、n)の系列が入力された場合に、スパン長nの累算機能によってアドレスx1、xh、y1及びyhを発生する回路を追加すれば本システムで処理することができる。

【0070】(C-2) また、上述の第2の実施形態においては、各並列郡込メモリ18が担当する画像領域を、図10に示すように、全画面領域のうち連続する小領域に設定する場合について述べたが、本発明はこれに限定されるものではなく、飛び飛びの行を分担させることもできる。この場合には、外部転送先バッファがソ悪標の上位6ビット×hでなく、下位6ビット×1を記憶し、上位3ビット×hがスパンデータの一部となる。【0071】(C-3) さらに、上述の第2の実施形態においては、それぞれ別部品である複数個の並列む込メモリ18を用いて並列む込メモリシステムを構成する場合について述べたが、これら並列む込メモリ18は同一チップ上に形成されていているものでも良い。

【0072】(C-4) さらに、上述の実施形態においては、x方向を水平方向とし、y方向を縦方向として説明したが、これについては互いに逆の方向を表していても良い。

## [0073]

【発明の効果】以上のように、第1の発明によれば、線分データ咨込処理手段における最大N個の処理手段が、同時並列的に、阿像データ記憶手段における異なるN個の記憶領域に対しておのおのが処理対象とする線分の阿像データを否を込み処理できるので、非常に処理能力の商い並列否込メモリを実現することができる。また、第1の発明に係る並列で込メモリは、N個の記憶領域を行

特別平10-124657 16

15

From-PILLSBURY WINTHROP SHAW PITTMAN LLP

する画像データ記憶手段と、N個の処理手段を有する線 分データお込処理手段と、按続切替手段のそれぞれを全 て1個のメモリ案子内に収納できるので、従来に比して 格段に小さいシステムを実現することができる。

【0074】また、以上のように、第2の発明によれば、最大K個の並列で込メモリで、各級分データ也込処理手段の最大N個の処理手段が、同時並列的に、各両像データ記憶手段における異なるN個の記憶領域に対しておのおのが処理対象とする線分の画像データを否さ込み処理できるので、非常に処理能力の高い並列で込メモリシステムを実現することができる。

#### 【図面の簡単な説明】

【図1】第1の実施形態に係る並列書込メモリの稱成例を示すプロック図である。

【図2】画像の生成に使用される並列プロセッサの従来 構成例を示すプロック図である。

【図3】図2に示すピクセルプロセッサの画素分担例を 示す説明図である。

【図4】図2に示すデイステリビュータの内部機成例を 示すプロック図である。

【図5】図1に示すRAMの画案分担とスパンとの対応 関係を示す説明図である。

【図6】転送先スパンプロセッサの決定方法の説明に供

する概念図である。

【図7】図1に示す転送先決定回路の内部構成を示すブロック図である。

【図8】図1に示すスパンプロセッサの内部構成を示す プロック図である。


【図9】第2の実施形態に係る並列部込メモリシステム の構成例を示すブロック図である。

【図10】図9に示す並列街込メモリの両面分担例を示す説明図である。

#### 【符号の説明】

1 J…RAMブロック、12…スパンプロセッサ、12 A、12B…アドレスパッファ、12C…nカウンタ、12D…フリップフロップ、12E…pパッファ、13 …デストリビュータ、14…シフトカウンタ、15…転送先決定回路、15A、15H…インパータ、15B…加算器、15C…フリップフロップ、15D、15F…デコーダ、15E…アンドゲート、15G…オアゲート、16…スパンデータパッファ、16A…アドレスパッファ、16B…スパン長パッファ、16C…ピクセルパッファ、17…パス、18…並列否込メモリ、19…外部スパンデータパッファ、20…転送先指定パッファ、21…フリップフロップ、22…インパータ、23…デコーダ、24…アンドゲート、25…オアゲート。

[図1]




0 N 2N QN ×
M O O O O


[図3]


特刚平10-121657

F-074

(10)







(11)

特別平10-124657

